本来希望用轻量级编辑器写Verilog，结果VScode的linter插件太过低能，网上的方法大抵解决了很简单的场景，这次我设计CPU的过程，为了贴近工业场景，专门添加了很多目录，还专门为单周期CPU…